PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-010051

(43) Date of publication of application: 14.01.1992

(51)Int.CI.

GO6F 15/16

G06F 12/08

(21)Application number: 02-110003

(71)Applicant: HITACHI LTD

(22)Date of filing:

27.04.1990


(72)Inventor: YOSHIDA TOSHIBUMI

YABUSHITA MASAHARU

(54) SHARED MEMORY CONTROL METHOD FOR MULTIPROCESSOR SYSTEM

(57)Abstract:

PURPOSE: To attain the control of a suitable shared memory by providing a timer in each processor and updating the shared data stored in the processor if the data copied to an individual memory from the shared memory are not rewritten even after a prescribed time. CONSTITUTION: Each of processors 11 - 13 rewrites and updates simultaneously the corresponding shared data blocks of all processors except its own processor or reads the data block outputted to a communication channel from a single processor into its own shared data block and updates the data block. At the same time, the timers 31 - 33 count the time passed after each shared data block is rewritten. When the counted time exceeds the prescribed time, this fact is informed to its own processor. Then the shared data blocks of all processors corresponding to the data blocks that exceeded the prescribed time are updated. Thus it is possible to attain the control of a shared memory suited to the updating of the shared data blocks in a multiprocessor system.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

⑩日本国特許庁(JP)

⑪特許出願公開

平4-10051 ☞ 公 開 特 許 公 報 (A)

Mint. Cl. 3

識別配号

庁内整理番号

69公開 平成4年(1992)1月14日

G OB F 15/18 12/08 3 5 0 3 1 0

8840-5L 7232-5B

審査請求 未請求 請求項の数 6 (全11頁)

60発明の名称

マルチプロセツサシステムの共有メモリ制御方法

即特 顧 平2-110003

夏 平2(1990)4月27日 魯出

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作

所システム開発研究所内

四発 正治

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作

所システム開発研究所内

のの出 随の 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

弁理士 小川 四代 理 人 勝男 外1名

1. 発明の名称

マルチプロセッサンステムの共有メモリ制御方 故

2. 特許請求の範囲

1. 複数のプロセッサと共有メモリが同一通信路 上に複雑され、前記各プロセッサが個別のメモ リを持ち、前記各プロセッサが前記共有メモリ の一郎データを該個別のメモリにそれぞれコピ ーし、前記各プロセッサが前記個別のメモリに コピーした蚊データを並行してアクセスして処 理を行うマルチプロセッサンステムにおいて、 前記各プロセッサにタイマを設け、前記共有メ モリから前記儘別のメモリにコピーした前記デ ータを解記プロセッサが書き換えることにより、 **はプロセッサの前記タイマが始動し、その後肢** プロセッサが賦データに対する音音換えを試タ イマの規定する時間内に行う皮に、はタイマの . 固定する時間を初期値に戻し、そして、抜プロ セッサが餃データに対する杏き換えを前記タイ

マの規定する時間以上経過しても行わなかった とき、蚊タイマが停止すると同時に、蚊プロセ ッサが委換えた的記データを、前部データに対 応する複数を有する他のプロセッサにブロード キャストすることによって、前記位プロセッサ 内の共有データを更新することを特徴とする共 有メモリ勧御方法。

2、複数のプロセッサと共有メモリが同一通信略 上に接続され、前記各プロセッサが個別のメモ リを有し、前配各プロセッサが前記共有メモリ の一部データを該側別のメモリにモれぞれコピ 一し、前記各プロセッサが前記各個別のレモリ にコピーした数データを並行してアクセスして 処理を行うマルチプロセッサシステムにおいて、 的配各プロセッサにタイマを設け、前記共有メ モリから前記個別のメモリにコピーした前記デ ータを前記プロセッサが書き換えることにより、 **頭プロセッサの前記タイマが始勤し、その後、** ・鉄タイマの規定する時間になると、酸タイマが 停止すると同時に、該プロセッサが書換えた前

記データを、前記データに対応する複製を有す る他のプロセッサにプロードキャストすること によって、前記位プロセッサ内に共有データを 更新することを特徴とする共有メモリ制御方法。 3. 複数のプロセッサと共有メモリが阿一遠信路 上に接続され、前記各プロセッサが個別のメモ りを有し、前配各プロセッサが前配共有メモリ の一部データを数値別のメモリにそれぞれコピ 一し、前記各プロセッサが前記各個別のメモリ にコピーした数データを並行してアクセスして 処理を行うマルチプロセッサシステムにおいて、 前記各プロセッサにカウンタを設け、前記プロ セッサの飲力ウンタが、前記共有メモリから前 記録別のメモリにコピーした前記データを竣了 ロセッサが書き換える回数をカウントし、紋書 き換えた回数が前記カウンタの規定する回数以 上に達したとき、菓プロセッサが香換えた前記 データを、前記データに対応する複数を有する 他のプロセッサにプロードキャストすることに よって、前配他プロセッサ内の共有データを更

特許請求の範囲第1項あるいは第2項あるいは 第4項のマルチプロセッサレステムの共有メモ

- 8. 前記各プロセッサの前記カウンタにレジスタを設け、彼レジスタに保持する数が、前記カウンタの規定する書き換え回数となり、前記プロセッサの個別のメモリに保持するデータ別に前記レジスタを用念し、前記データ別に前記カウンタの規定する者を指すの範囲第3項あるいは第4項の方法・プロセッサンステムの共有メモリ制御方法・
- 3、発明の詳細な説明

【産業上の利用分野】

1) 制细方法。

本発明は、マルチプロセッサシステムにおける 共有メモリの制御方法に関する。

【従来の技術】

現在のマルチプロセッサシステムにおいては、 各プロセッサによる共有メモリ内データへのアク セスを遠くするためと遮信略(パスまたはネット 折することを特徴とする共有メモリ制得方法。

- 5. 前記各プロセッサの前記タイマにレジスタを 設け、放レジスタの保持する値が、前記タイマ の処定する時間となり、該レジスタ値を前記各 プロセッサが随時変更できることを特徴とする

フーク)の競合を少なくするために、各プロマン サが共有メモリの一部データ (以後、データ・・ メモリの一部アータ (以後、データ・・ メモリののメモリ (キャッン、 モリン・メモリ) にコピー しんこう アクセス ロックをアータ ブロックをアータ ブロック は は まま 日本 アータブロック (以 は な が と で アータブロック (以 ち な が ら 並 行 して 処理を 過 める。

使来例としては、ジェームズ アーチボルド (James Archibald) 他者、「キャッシュ コヒーレンス プロトコルズ (Chache Coherence protocols)」に由結合マルチプロセッサンステムにおいてのキャッシュ・メモリの一貫性制得方式が紹介されている。

この文献で紹介されているキャッシュ・メモリの制御方式では、共有データブロックを他プロセッサが持つことや、データブロックの内容が自プ

ロセッサによって書き換えらて共有メモリのコピー元のデータブロックの内容と異なること等のプロックの内容が有効であること等のプロックの状態を示すもの(以後、フラグと呼ぶ)を用いる。各プロセッサは、そのでは、そうプロックの状態を起すっている。各プロックの状態を配プロックの必要を小限の更新を行う。

ックを更新するのに要する処理時間がほぼ等しい場合。共有データブロックが客を換えられると同時に位プロセッサの対応する各共有データブロックも書き換え実新する方が通信路の競合が少なくなり、また各プロセッサが即時に更新の共有データブロックをアクセスすることができる可能性が高くなる(勿論、2プロセッサ間で共有しているデータブロックの場合はなく)。

しかし、以上の会換えと同時に更新する方法では、各プロセッサの共有データプロックへの書き換えが一時期に集中してしまった場合に不利である。そして、その書換えが集中する間、以上の更新に関係する全てのプロセッサも参照していないのに次の更新が行われたりして、途に効率が感くなりまたオーバーヘッドが大きくなってしまう。

本発明の目的は、マルチプロセッサシステムの 上述した共有データプロックを更新するのに好選 な共有メモリ勧御方法を提供することにある。

【藤麗を解決するための手段】

タブロックを必要としたとき、その書き換えられたデータブロックの内容を、自プロセッサの共有データブロックに書き込み更新する。

(発明が解決しようとする課題)

マルチプロセッサシステムにおいて、一般に、各プロセッサが共有データブロックを参き換える(または、アクセスする)級度が多いと、各プロセッサの通信路の利用符ら状態が長くなり、各プロセッサの処理能力が低下する。以上通信路の競合をできるかぎり避けようとする制御方式として、前記使来例のフラグを用いってデータブロックの状态を制御する方式が用いられる。

しかし、各プロセッサが共有データブロックを 書き換える頻度が少ない場合、従来例の方式のように各プロセッサの要求時に1データブロックで つ更新していく方法は効率が思い。そして、複数 プロセッサの共有データブロックを更新するのに 変する処理時間と1プロセッサの共有データブロ

前記目的を実現する手段として、第一にシステ ムは、各プロセッサが自プロセッサ以外のその他 金てのプロセッサの対応する共有データブロック を同時に書き換え更新するか、または1プロセッ サが適信路へ出力するデータプロックをその位金 てのプロセッサが並行して白共有データプロック に読み込み更新する機構を持つ。第二に各プロセ ッサは、それぞれ以下のタイマを持つ。そのタイ マは、自プロセッサの各共有データブロックが (各プロセッサによって) 春き換えられてからの 時間を制定する。そして、その共有データブロッ クが春後えられる皮にタイマのそのデータブロッ クに対する調定時間を口に戻し、もしその制定時 間がライマの規定する時間以上に選した(書き換 えがその規定時間内で行われなかつた)とき、自 プロセッサにその事を知らせる機構を持つ。第三 に各プロセッサは、第二の優排の上記タイマから の知らせを受け取り、第一の機構を用いて、その 春き換えられてから叔定時間以上経過したデータ ブロックに対応するその値全てのプロセッサの共

有データプロックを更新する機構を持つ。以上の3つの機構により、事換えが一時期に確めて行われ、参照に対して審換える原度が少ない(審換えられる周期が、参照される周期より扱い)ような 上有データプロックの最適な更新を実現する。 「作用)

町記第一の機器により、複数プロセッサの共存でより、複数プロセッサの共在データプロックを更新する処理時間と、1プロックを更新する処理時間と、2の共在データプロックに対する登録のよう時期の異わりを認定し、その機構に対し、第一の機構により、第一の機構と方面では、その値全でのプロックに更新を制御する。

以上3つの機様により、マルチプロセッサンス テムにおいて、プロセッサが共有データブロック を一時期に値めて書換えた後、その値めて書換え たデータプロックをその値全てのプロセッサの対

が各プロセッサのタイマの汎定時間を変えられる ようにすることが考えられる。

(実施例)

以下、本発明の実施例を図面により説明する。 第1回は、本発明の一実施例のマルチプロセッ サンステムのプロック図である。3台のプロセッ 応する共有データブロックに書き込み、それら共 有データブロックを一度に更新するという本発明 の共有メモリ制輝方法を選引する。その他、本発明 明の方法において、各プロセッサの共有データブ ロック毎に、本発明の以上3つの機様を用いるか 否かを示すフラグ(以後、更新フラグと呼ぶ)を 銀け、適用するデータブロックを選択できるよう にすることが考えられる。

サ1、2、3と共有メモリ4がバス5に接続されていて、各プロセッサ1、2、3は、その他のプロセッサ1、2、3に対して割り込み信号6を出力することができる。例えば、プロセッサ1はプロセッサ2、3に対して割り込み信号6を同時に出力することができる。

丹とそのアドレスを含むシステムアドレスにより. その他プロセッサ1、2、3上の対応する共有デ ータブロックをアクセスする(プロセッサ番号)。 2.3は、それぞれプロセッサ1,2,3を損す)。 | 虫た特に、対応するプロセッサ1, 2, 3は存 在しないが仮に定めたプロセッサ番号(xとする) とそのデータブロックのアドレスを含む特別なン ステムアドレスによって、自プロセッサ1,2, 3以外のその住金てのプロセッサ1, 2, 3の対 応する共有データブロックの内容をプロードギャ ストによって同時に答き換えることができる。例 えば、プロセッサ1は、その特別なシステムアド レスを用いてプロセッサ2,3の共有データプロ ックを同時に書き換えることができる。各プロセ ッサ1, 2, 3の内部フラグ4i, 5i, 6i. 7 1 (i = 1 , 2 , 3) は、そのデータプロック の内容の有効性を示す有効フラグ41,42. 43と、そのデータプロックの内容を自内部 CPU11、12、13 が香換えたこと(および、 各プロセッサ1.2.3の中で唯一有効状態であ

メモリ22,28にコピーしているプロセッサ2、3がいると共有状態を示し、そうでなければ固有 状態を示す。更新フラグ71は、コピーしたデータプロックの(共有メモリ4上の)アドレスによ り決定される。(共有メモリ4の予め決まった領域に、プロードキャストを用いた一皮に更新する のに適したデータプロックが格納される。)

また、各プロセッサ1、2、3の処理や内部メモリ21、2、23の記憶合により、プロセッサ1、2、3からデータブロンがある。 からデータブロンがカクのおいのでは、42、43が書き、1、5、5、7が表しているのでは、42、43が書き、1、5、5、7、7、1、1、2、3)が知化された後、そのデータブロックは、3、5、7、1、1、2、3)が知化された後、そのデータブロックは、3、5、1、7、1、1、2、3)が知化された。

ること)を示す容換フラグ51.52.53と、 そのデータブロックを他プロセッサ1.2.3と 共有していることを示す共有フラグ61.62. 63と、条件が満たされたとき対応する共有デー タブロックを(プロードキャストによって)一成 に更切することを示す更新フラグ771.72. 73を有する。各プロセッサ1,2.3は、内部 メモリ21、22.23にコピーした各データブ ロックの状態を以上4つのフラ41.51.51.

各プロセッサ1、2、3が処理に必要な共有メモリ4のデータプロックを自内部メモリ21、22、23にコピーすると、以上の4つのフラグ41、51、61、71(1コ1、2、3)が決定される。例えば、プロセッサ1が共有メモリコピータではあるデータプロックを自内部メモリ2751は着き機大力の状態を示し、その書物フラグ51は表わていない状態を示す。その共有フラグ51は、すでに共有メモリ4のそのデータブロックを内部

共有フラグ61、62、63が固有状態を示している有効なデータブロックに対する参照と書換は、(データブロックの内容がコピーされてから最初に審合換えられたときに、その要換に変わるが)、そのままそのデータブロックに対して行われる。以降では、共有フラグ61、62、63が共有状態を示している共有データブロックに対する参照と書機について述べる。

第2回は、第1回の実施例のシステムにおける各プロセッサ1、2、3の共有データプロック参照時の処理手順を示している。例えば、プロセッサ1が、内部メモリ21のある共有データンロックを参照しようとする。そのとき、そのかフラグを対象によって処理が分かれる(ステップを参照する(ステップ102)。もし、その有効フラグを1が無効状態(有効でない状態)を示してい

れば、そのプロセッサ1の内部CPU11に割り 込み信号B1が入る。それにより内部CPU11 は、他のプロセッサ2、3に対して割り込み信号 6を出力し、その内部メモリ22,23の対応す る共有データブロックを投漏する。プロセッサ2。 3は、割り込み付付6を受け取ると処理を中期し てスリーブ (何も処理しない) 状態になる。内部 CPU11は、プロセッサ2,3の共有データブ ロックのうち有効フラグ42、43が有効状態を 示しているデータブロック (または、そのような 共有データブロックがないときは、共有メモリ 4の元データブロック)の内容を自内部メモリ 21に読み込み更新する(ステップ101)。そ して、再びプロセッサ2、3に割り込み信号6を 出力した技、以上(ステップ101)で更新した 自データブロックを参照する(ステップ102)。 プロセッサ2、3はその割り込み信号8によって スリープ状態から解放され再び処理を離脱する。

れば、そのプロセッサ1の内部CPU11に割り込み信号81が入る。それにより内部CPU11は、他のプロセッサ2、3に対して割り込み信号8を出力し(それにより、プロセッサ2、3は処理を中断してスリープ状態になり)、その内部メモリ22、23の対応する共有データブロックを披索する。

以上で何えば、プロセッサンがプロセッサ2の

共有データブロックの内容を読み込んだとする。

その時のその共有データプロックの有効フラグ 41、42は有効状態を示し、また要換フラグ 51,52は普度扱えられていない状態を示す。

第3回は、第1回の実施例のシステムにおける
各プロセッサ1、2、3の共有データブロック書
後時の処理手順を示している。例えば、プロセッサ1が、内部メモリ21のある共有データブロックを審き換えようとする。そのとき、その書き換えようとするデータブロックに対応する有効フラグ41の状態によって処理が分かれる(ステンプ200)。

もし、その有効フラグ41が有効状態を示していれば、低プロセッサ2、3の対応する共有データブロックの有効フラグ42、43を無効状態にした(ステップ202)後、その更新したデータプロックの内容を容を換える(ステップ203)。それにより、その音換フラグ51は春き換えられた状態を示す。

ステップ200で、巻き換えようとするデータ ブロックの有効フラグ41が無効状態を示してい

51は書き換えられた状態を示す。プロセッサ2, 3はその再度の割り込み信号Bによってスリープ 状態から解放され処理を散験する。

多4回は、第1回の実施例のシステムにおけるタイマ31、32、33のプロック図であり、各プロセッサ1、2、3の内部メモリ21、22、23に格的できるデータブロック数が64個であった場合の例である。以下では、取明を簡単にするためプロセッサ1のタイマ31を例として取り上げる。タイマ31は、カウンタ600、601、…,663とレジスタ700と割り込み制御回路 800を有する。各カウンタ600、601、…。663は、内部メモリ21の各データブロックに対応して存在する。例えば、カウンタ601は、内部メモリ21の(アドレス0から格納されている風に0から数えて)第1番目のデータブロックに対応する。

せいて、各カウンタ600、601,…,663 は、入力されるクロック信号300をカウントする。カウンタ600、601,…,663のその

初期化信号500,501,…,563は、各カウンタに対応するデータブロックの内容が内部 CPU11によって書き換えられるとき、条件判 定回路151か6毎回出力される信号である(それにより、カウンタ800,601,…,663

しなければならないかを認識する。そして内部 CPU11は、その他プロセッサ2、3に割り込み付号8を出力し(それにより、プロセッサ2、3は処理を中断してスリープ状態になり)、認識した更新すべきデータブロックの内容を他プロセッサ2、3の対応する各共有データブロックに(プロードギャストによって)同時に書き込み更新する。

その後、プロセッサ1は、再びプロセッサ2、3に割り込み信号6を出力する(それにより、プロセッサ2、3はスリープ状態から解放され処理を脱続する)、以上の更新により、各プロセッサ1、2、3のその共有データブロックの有効フラグ41、42、43は有効状態を示し、また書換フラグ51、52、53は香き換えられてない状態を示す。以上、タイマ31とタイマ32、33は歩しく、条件料定回路151と条件判定回路

第5回は、第4回のタイマ31,32,33の 各カウンタ600,601,…,663における は、対応するデータブロックが容さ換えられる扱にカウント数を初期化する)。また、ダイマ31の内部レジスタ700は、各カウンタ600、601、…、663は、そのカウント数がレジスタ700の規定値以上になったとき、割り込み制御回路800に更新を要求する信号800、801、…、863を出力する(各カウンタ600、601、…、663には、レジスタ700の数値と比較をとる機能があるものとする)。

割り込み制御回路 8 0 0 は、各カウンタ 6 0 0 0 6 0 1 . …、 8 6 3 の うちどれかひとつでも更新を要求する信号 8 0 0 、 8 0 1 , … 、 8 6 3 を出力していると、更新用の割り込み信号 9 1 を内部 C P U 1 1 へ出力する。内部 C P U 1 1 は、 その割り込み信号 9 1 を受け取るとタイマ 3 1 の割り込み制御回路 8 0 0 の入力ポートを読み、どのカウンタ 6 0 0 、 6 0 1 , … 、 8 6 3 が更新を要求したか、 遅いてはどの共有データブロックを更新

クロック信号300が入力された時の動作フローである。例えば、カウンタ801は、クロック信号300が入力されたとき(例えばクロック信号300が入力されたとき(例えばクロック信号300が入力されたとき)、条件信号401が1であるとき)、条件信号401が1であれば、カウント数をカウントでカウントでもして、カウンタ601がカウントのカウントのカウントのカウントのカウントのカウントのカウントのカウント数をレジステンプ1001)、もし、カウント数をレジステンプ1001)、もし、カウント数をレジステンプ1001)、もし、カウント数をレジステンプ1003)。

以上のタイマ31,32、33と条件判定回路 151,162,153を設けることにより、プロセッサ1,2,3の内部メモリ21,22, 23に保持する共有データブロック毎に、そのデータブロックが自内部CPU11,12,13に 以下、第8回と第7回は、第1回の実施例のシステムの3台のプロセッサ1,2,3が共有するあるデータプロックに対するアクセスと、各プロセッサ1,2,3のその対応する共和データプロックの状態を示した例である。機能を時間とし、概要印が各プロセッサ1,2,3のその共有デー

サ1のタイマ31のそのデータブロックに対する 額定時間は、そのタイマ31の内部レジスタ700 の規定時間に速する(ポイント2004)。 それ により、プロセッサ1は、そのデータブロックを プロセッサ2とプロセッサ3の対応する共有デー タブロックに書き込み、それら共有データブロッ クの内容を更加する(データブロックの内容が有 効になる)。その後、プロセッサ2とプロセッサ 3 は、それら更新された共有データプロックを参 取する。また、プロセッサ1は、その後2回離ま った春後えを行い(ポイント2005)、プロセ ジサ2とプロセッサ3の共存在データプロックを 再び無効化し(ポイント2006)こそして、そ のデータブロックに対するタイマ31の製定値が 規定時間に達したとき(ポイント2007)、プ ロセッサ2とプロセッサ3の共有データプロック の内容を更新する。

第7回は、第6回において、プロセッサ1が最初の確認った音換え(ポイント3000)を行っている途中に、プロセッサ2が対応する共有デー

タブロックに対するアクセスを扱している。 図の 最初の機能がプロセッサ1の共有データブロック に対するものであり、下2つの機能がプロセッサ 2とプロセッサ3の共有データブロックに対する ものである。そして、プロセッサ1の機能の下の もう一つ部分は、プロセッサ1のタイマ31が認 定するその共有データブロックに対する李振協の 経過時間を表している。

第8因は、共有データブロックを受けていまって一度に更新する最適な場合の例である。まずプロセッサ1は、そのデータブロックに対して、3回の重まった香機えを行う(イセッサ2の第一を強えて、プロセッサ3の共有データブロックに対する香機えで、その別の音機を切り、その別の音機を切り、その別の音機を切り、では対しているの音機を切り、そのではないではない。また、第3の音機をで、再び切り、そのプロセット2003)。第3の音機えん、そのプロセット2003)。第3の音機えん、そのプロセット2003)。第3の音機えん、そのプロセット2003)。第3の音機えん、そのプロセット2003)。第3の音機をは、そのではないによっている。第44年ではいる。

タブロックを参照しようとした場合の例である。 第6回の場合と同様に、プロセッサ1による第一 の春換え後、プロセッサ2とプロセッサ3の共有 データブロックは無効化され、そして、同時にプ ロセッサ1のタイマ31は、そのデータブロック に対する空機え後の経過時間を測定し始める(ポ イント3001)。その後、プロセッサ2の共有 データブロックの参照により、タイマ31は、モ のデータブロックに対する測定を止める(ポイン ト3002)、そして、そのプロセッサ1のその 書き換えられたデータブロックを、プロセッサ2 は自共有データブロックに訪み込み更新し、そし て、その更新したデータブロックを参照する。そ の後しばらくすると、プロセッサ1の第二の音換 えが行われ、プロセッサ2の共有データプロック は再び無効化され、同時にプロセッサ1のタイマ 31は、そのデータブロックに対する容換え役の 経過時間を再び脚定し始める(ポイント3008)。 その後の状況は、各プロセッサ1、2、3とも第 6回と同様である。

以上、本典施例のシステムでは、特別なシステ ムプドレスと各プロセッサ1,2,3相互の割り 込み信号6により、共有データブロックの更新を 実現する。また、共有データブロックの共有メモ リ4上のアドレスにより、更新フラグフ1,72, 78の状態値を決定した。これは、処理される関 一日的のデータが、共有メモリイの決まったアド レス領域に格勢されている場合の例である。この 番合、本発明の共有データプロックをプロードキ ヤストによって一度に更新する方法を適用するか 可かを、各プロセッサ1, 2,3が処理するタス クに適用することができる。(夏新フラグ71. 72. 73が更新を示すアドレス領域に、本務明 の方法に適したタスク部分を格納する。)また、 各データプロック単位に、各データプロックの内 客(テキスト・ローカル・データ,共有データの 占める割合)に応じて共有メモリ4上の格納質量 を変えることができれば、より適切な共有メモリ 4の一貫性制御が行える。

また、各プロセッサ1、2、3が各タイマ31、

ことにより、別のタイミングでデータプロックの 更新を行うことができる。例えば、クロック信号 300の代わりに他のイベント信号をカウントし て更新を行うようなこともできる。

(発明の効果)

 32,33の内部レジスタク00の規定値を変えられるようにすると、各プロセッサ1,2,3の 処理状態に適合したタイミングで共有データブロックの更新を行うことができる。

その他。毎7回のプロセッサ1の香換が集中し て行われている途中に(ステップ3000)位プ ロセッサででその共存データブロックに対するむ 照が行われたとき(ステップ3002)、プロセ ッサ1のタイマ31を停止させる適由は、3台の 内2台のプロセッサ1,2のすでに更新された共 有データブロックが存在することになり、プロー ドキャストによって一度に更新する効果が存れる からである。4台以上からなるマルチプロセッサ システムにおいては、以上でタイマ31、82。 33が停止しないように各カウンタ600,601。 …. 663のカウントを行う条件(条件判定回路 151, 152, 153) を変える必要がある。 **また、以上タイマ81,32,33のクロック信** 号300, 条件俱号400, 401, …, 463, 初期化信号500,501,….563を変える

それにより、多くのプロセッサによって共有される確率の高いデータプロックに対してや、各プロセッサが共有メモリの各データプロックを共有する確率が高いシステムにおいて有利である。

4. 図面の簡単な説明

79 開平4-10051 (10)

1,2,3 … プロセッサ、4 … 共有メモリ、5 … パス、6 … CP U外部割り込み信号、11,12, 13 … CP U、21,22,23 … メモリ、31, 32,33 … タイマ、41,42,43 … 有効フ ラグ、51,52,53 … 審換フラグ、61,

代理人 弁理士 小川助り

